iomap-00A2

DMACカウントレジスタ

対応モデル : 全モデル

---

I/Oアドレス : 00A2h (下位)

ビット構成
R/W	7	6	5	4	3	2	1	0
R/W	C7	C6	C5	C4	C3	C2	C1	C0

I/Oアドレス : 00A3h (上位)

ビット構成
R/W	7	6	5	4	3	2	1	0
R/W	C15	C14	C13	C12	C11	C10	C9	C8

   C15-0   : DMA転送量(バイト数)

• チャネルごとにベースカウントレジスタ,カレントカウントレジスタが有る
• CPUからのアクセスはチャネルレジスタのBASEビットの設定により、ベースカウントカウンタ or カレントカウントレジスタが決定される
• 1回DMA転送を行う毎にカレントカウントレジスタの内容がデクリメントされ、0になると終了 ※1

  ※1 他の終了条件として、DMACのEND入力による終了(Abort?)がある。
        MS-DOS6.2にて使用しているが、END入力が入る条件が現時点ではハッキリしていない