VRAMキャッシュ制御レジスタ
対応モデル : HR/UR~ (486,Pentium搭載モデル)
I/Oアドレス : 05EEh
ビット構成 | ||||||||
---|---|---|---|---|---|---|---|---|
R/W | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
R | 0 | 不定 | VCMEN | |||||
W | 0 | 0 | 0 | 0 | 0 | 0 |
(bit7) : VRAMキャッシュ制御機能 0=有効 / 1=無効
VCMEN : VRAM領域のキャッシュ制御 0=キャッシュ領域に入れない / 1=キャッシュ領域に入れる
- VCMENビットはスピード制御レジスタのHSPEEDビットと連動してセット/リセットされる
- VCMENビットのON→OFFでキャッシュが全てパージされる
コメント
最新を表示する
NG表示方式
NGID一覧