DMACデバイスコントロールレジスタ
対応モデル : 全モデル
I/Oアドレス : 00A8h
ビット構成 | ||||||||
---|---|---|---|---|---|---|---|---|
R/W | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
R/W | AKL | RQL | EXW | ROT | CMP | DDMA | AHLD | MTM |
I/Oアドレス : 00A9h
ビット構成 | ||||||||
---|---|---|---|---|---|---|---|---|
R/W | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
R | 不定 | WEV | BHLD | |||||
W | 0 | 0 | 0 | 0 | 0 | 0 |
AKL : DMAAK信号(DMACの出力)のアクティブレベル 0固定(アクティブロー)
RQL : DMARQ信号(DMACの入力)のアクティブレベル 0固定(アクティブハイ)
EXW : データ書込時のモード 1固定(拡張書込モード)
ROT : 優先順位の制御方法 0固定(固定)
CMP : DMAサイクルのタイミング制御方法 0固定(固定)
DDMA : DMA動作の許可/禁止 0=DMA動作禁止 / 1=DMA動作許可
AHLD : メモリ - メモリ転送時のチャネル0アドレス固定 0固定(固定アドレス禁止)
MTM : メモリ - メモリ転送の許可/禁止 0固定(メモリ - メモリ転送禁止)
WEV : べりファイ転送時のWAIT許可/禁止 0固定(WAIT禁止)
BHLD : DMAバスモード 0固定(バスリリースモード)
- DDMAビット以外は設計上、固定で使用する必要がある
コメント
最新を表示する
NG表示方式
NGID一覧